z.B. bei SO/VSO-Bauformen immer die Gehäuse-Längsrichtung
parallel zur Bewegungsrichtung anordnen. Im Zweifel fragen
Sie Ihren Bestücker.
Sehen Sie bitte für den Baugruppentest einen umlaufenden,
bauteilfreien Rand von mindestens 3 mm, besser 5 mm, vor.
Bei der Plazierung von hochpoligen IC's ausreichend Platz
für Auslötwerkzeuge und Emulatoren lassen.
2. GRUNDSÄTZLICHE ÜBERLEGUNG
Für die automatische Bestückung sind Fiducials
(Passermarken) im Leiterbild notwendig. Am günstigsten
sind pro Leiterplatte 3 Stück, die mit größtmöglichem
Abstand voneinander plaziert werden sollten.
Für Fine-Pitch-Bauteile sollten immer eigene Fiducials
pro Bauteil vorgesehen werden.
Hinweis: Sprechen Sie die Beschaffenheit der Fiducials mit
Ihrem Bestücker durch.
3. LEITERBAHNEN
Leiterbahnen sind bei Firma Heger ab einer
Breite von 0,08 mm herstellbar. Ab Leiterbahnbreiten größer
0,20 mm wird kein Aufpreis für Fein- bzw. Feinstleitertechnologie
berechnet. Beachten Sie bitte, daß auch die Leiterbahnabstände
diese Werte nicht unterschreiten dürfen.
Gewollte Verbindungen zwischen IC-Anschlüssen sollten möglichst nicht als Kurzschlußbrücke geführt werden, da dies zu Mißverständnissen bei der optischen Kontrolle sowohl beim Leiterplattenhersteller als auch beim Bestücker führen kann.
Die minimal, herstellbare Leiterbahnbreite ist abhängig
von der gewünschten Endkupferauflage und der Gesamtstruktur,
bitte halten Sie mit uns Rücksprache, wenn feine Leiterbahnen
bei hohen Kupferauflagen nötig werden.
4. KUPFERFLÄCHEN
Kupferflächen sollten nicht bis zum Rand der Leiterplatte
geführt werden, da beim Fräsprozess an den Stellen
ein Grad entsteht und der Lötstoplack beschädigt
wird, beim Bestückungsprozess Zinn an diesen Stellen den
Lötstoplack
absprengen kann oder
beim Einbau der Leiterplatte in ein Metallgehäuse Kurzschlußgefahr
besteht.
Hinweise: Speziell bei VCC- und GND-Lagen in Multilayern wird
häufig vergessen einen Abstand zur Leiterplattenkontur
einzuhalten.
Wir empfehlen einen Mindestabstand von 0,20 mm zur Kontur.
Bei Multilayer-Innenlagen auf gleichmäßige Kupferverteilung
der VCC- und GND-Lagen achten. Es besteht die Gefahr eines
Verzuges, bei ungleichmäßiger Verteilung.
Hinweis: Flächen können auch gerastert werden, falls
aus Platzgründen keine gleichmäßige Verteilung
möglich ist.
5. PADS UND LÖTAUGEN
IC-Lötflächen mit abgerundeten Ecken sind
im Bestückungsprozess vorteilhaft, da hierdurch eine größere
maximale Höhe des flüssigen Lotes bei gleicher Lotpastenmenge
erreicht wird.
Pads für Tantal-Kondensatoren solltem mindestens 1,0 mm größer angelegt werden als die Kontaktflächen des Kondensators.
Durchkontaktierungen in großen Masseflächen mit Wärmefallen versehen.
Ungenutzte Pads in Multilayer-Innenlagen sollten entfernt
werden, damit wird die Gefahr eines Kurzschlusses bei der Leiterplattenherstellung
deutlich verringert.
| TOP